CY7C1470V25-167AXC特点

    ·引脚兼容和功能上等同于ZBT?

    ·支持250-MHz 总线业务零等待状态—可用的速度等级250, 200,和167 MHz

    ·内部自定时输出缓冲控制，以消除需要使用异步OE

    ·正式注册（输入和输出）的流水线操作

    ·字节写功能

    ·单2.5V电源

    ·2.5V/1.8V I / O操作

    ·快速clock-to-output倍

    — 3.0 ns（用于250-MHz设备）

    — 3.0 ns（用于200-MHz设备）

    — 3.4 ns（用于167-MHz设备）

    ·时钟使能引脚停业（CEN）

    ·同步自定时写

    ·CY7C1470V25和CY7C1472V25提供无铅100 TQFP,和165 fBGA包。 CY7C1474V25可在209-ball fBGA 包装。

    ·兼容IEEE 1149.1 JTAG边界扫描

    ·突发 capability—linear或交错突发秩序

    ·“ZZ”睡眠模式的选择和停止时钟选项

    CY7C1470V25-167AXC功能描述

    该CY7C1470V25/CY7C1472V25/CY7C1474V25是2.5V,2M x 36/4M x 18/1M x 72同步SRAM的流水线突发与没有总线延迟 （NoBL?）逻辑分别。他们是旨在支持无限真实back-to-back读/写操作没有等待状态。该CY7C1470V25/CY7C1472V25/CY7C1474V25都配备了先进（NoBL）连续逻辑需要启用读/写数据传送业务是每clock cycle. This feature dramatically improves the throughput在系统需要频繁写入/读取转换数据。

    该CY7C1470V25/CY7C1472V25/CY7C1474V25是引脚兼容和功能上等同于ZBT设备。

    所有的同步输入通过输入控制寄存器由时钟的上升沿。所有数据输出通过输出寄存器控制时钟的上升沿。该时钟输入合格的时钟使能（CEN）信号，它拉高时，延长暂停运作以前的时钟周期。写操作控制的字节写选择（BWa–BWh为CY7C1474V25, BWa–BWd为CY7C1470V25和BWa–BWbfor CY7C1472V25）和写使能（我们）输入。所有的写操作进行片上同步自定时写电路。

    三个同步芯片使（CE1, CE2, CE3）和异步输出启用（OE）提供方便组选择和输出三态控制。为了避免总线争用，同步输出驱动器三态在一个写序列数据的一部分。

    CY7C1470V25-167AXC逻辑块Diagram-CY7C1470V25（2Mx36）