摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。

　　本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。

　　引言

　　逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps (每秒百万次采样)的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。

　　顾名思义，SAR ADC实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，ADC采样速率仅是该数值的几分之一。

　　SAR ADC的架构

　　尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(V_IN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100... .00，MSB设置为1)。这样，DAC输出(V_DAC)被设为V_REF/2，V_REF是提供给ADC的基准电压。然后，比较判断V_IN是小于还是大于V_DAC。如果V_IN大于V_DAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果V_IN小于V_DAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。

　　图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明V_IN < V_DAC。所以，位3置为0。然后DAC被置为0100₂，并执行第二次比较。由于V_IN > V_DAC，位2保持为1。DAC置为0110₂，执行第三次比较。根据比较结果，位1置0，DAC又设置为0101₂，执行最后一次比较。最后，由于V_IN > V_DAC，位0确定为1。

　　注意，对于4位ADC需要四个比较周期。通常，N位SAR ADC需要N个比较周期，在前一位转换完成之前不得进入下一次转换。由此可以看出，该类ADC能够有效降低功耗和空间，当然，也正是由于这个原因，分辨率在14位至16位，速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。MAX1115/MAX1116和MAX1117/MAX1118 8位ADC以及分辨率更高的可互换产品MAX1086和MAX1286 (分别为10位和12位)，采用微小的SOT23封装，尺寸只有3mm x 3mm。12位MAX11102采用3mm x 3mm TDFN封装或3mm x 5mm µMAX®封装。

　　SAR ADC的另一个显着的特点是：功耗随采样速率而改变。这一点与闪速ADC或流水线ADC不同，后者在不同的采样速率下具有固定的功耗。这种可变功耗特性对于低功耗应用或者不需要连续采集数据的应用非常有利(例如，用于PDA 数字转换器)。

　　SAR的深入分析

　　SAR ADC的两个重要部件是比较器和DAC，稍后我们可以看到，图1中采样/保持电路可以嵌入到DAC内，不作为一个独立的电路。

　　SAR ADC的速度受限于：

　　·DAC的建立时间，在这段时间内必须稳定在整个转换器的分辨率以内(如：LSB)

　　·比较器，必须在规定的时间内能够分辨VIN与VDAC的微小差异

　　·逻辑开销

　　DAC

　　DAC的最大建立时间通常取决于其MSB的建立时间，原因很简单，MSB的变化代表了DAC输出的最大偏移。另外，ADC的线性也受DAC线性指标的限制。因此，由于元件固有匹配度的限制，分辨率高于12位的SAR ADC常常需要调理或校准，以改善其线性指标。虽然这在某种程度上取决于处理工艺和设计，但在实际的DAC设计中，元件的匹配度将线性指标限制在12位左右。

　　许多SAR ADC采用具有固有采样/保持功能的电容式DAC。电容式DAC根据电荷再分配的原理产生模拟输出电压，由于这种类型的DAC在SAR ADC中很常用，所以，我们最好讨论一下它们的工作原理。

　　电容式DAC包括一个由N个按照二进制加权排列的电容和一个“空LSB”电容组成的阵列。图3是一个16位电容式DAC与比较器相连接的范例。采样阶段，阵列的公共端(所有电容连接的公共点，见图3)接地，所有自由端连接到输入信号(模拟输入或V_IN)。采样后，公共端与地断开，自由端与V_IN断开，在电容阵列上有效地获得了与输入电压成比例的电荷量。然后，将所有电容的自由端接地，驱动公共端至一个负压-V_IN。

　　作为二进制搜索算法的第一步，MSB电容的底端与地断开并连接到V_REF，驱动公共端电压向正端移动½V_REF。

　　因此，V_COMMON = -V_IN + ½ × V_REF

　　如果V_COMMON < 0 (即V_IN > ½ × V_REF)，比较器输出为逻辑1。如果V_IN < ½ × V_REF，比较器输出为逻辑0。

　　如果比较器输出为逻辑1，MSB电容的底端保持连接至V_REF。否则，MSB电容的底端连接至地。